
- 1. Klasik Çiplerin Sınırları ve Yeni Bir Paradigma
- 2. Çipin Hikayesi: İki Kıta Tek Çip
- 3. Teknik Altyapı: Çipin İçinde Ne Var?
- 3.1. sMTJ: Rastgeleliğin Kaynağı
- 3.2. Üç Katmanlı Devre Mimarisi
- 4. Çalışma Prensibi: Gerilimle Ayarlanabilen Rastgelelik
- 5. Karşılaşılan Zorluk ve Çözüm
- 6. Güç Tüketimi ve Ölçeklendirme Yol Haritası
- 7. P-Bit Ekosistemi ve Bu Çalışmanın Yeri
- 8. Sonuç: 0 ile 1 Arasındaki Gri Alan Artık Silikon Üzerinde
Japonya ve ABD’deki araştırmacılar, klasik bilgisayarların 0 ve 1 dünyasının ötesine geçen, oda sıcaklığında çalışan ve mevcut çip fabrikalarında üretilebilen yeni bir işlemci birimi geliştirdi. Bu birim, yapay zeka ve optimizasyon problemlerini çözmek için tasarlandı.
Klasik Çiplerin Sınırları ve Yeni Bir Paradigma
Günümüzde akıllı telefonlarımızdan devasa veri merkezlerine kadar her şey, 0 veya 1 değerini alabilen bit’ler üzerine kurulu. Bu ikili sistem, aritmetik hesaplamalar için mükemmel çalışıyor ancak yapay zeka eğitimi, kombinatoryal optimizasyon veya olasılıksal modelleme gibi alanlarda klasik bilgisayarlar giderek tıkanıyor. Moore Yasası yavaşlıyor, enerji tüketimi artıyor ve karmaşık problemler için gereken işlem gücü farklı bir yaklaşımı zorunlu kılıyor.
İşte tam bu noktada devreye olasılıksal hesaplama (probabilistic computing) giriyor. Bu yaklaşımda temel birim, klasik bit’in aksine sürekli olarak 0 ile 1 arasında rastgele dalgalanan p-bit (probabilistic bit) oluyor. P-bit’ler, fiziksel dünyanın doğal rastgeleliğini kullanarak çok sayıda olası durumu aynı anda keşfedebiliyor. Bu da özellikle yapay sinir ağları, makine öğrenimi ve optimizasyon algoritmaları için ideal bir zemin oluşturuyor.
P-bit kavramı yeni değil ancak şimdiye kadar üretilen prototipler genellikle elle birleştirilmiş devre kartları üzerinde, tel bağlantılarıyla çalıştırılabiliyordu. Büyük ölçekli, ticari uygulamalar için bu yeterli değildi. İhtiyaç duyulan şey, p-bit’lerin standart silikon çip üretim hatlarıyla monolitik olarak yani tek bir parça halinde entegre edilebilmesiydi. İşte bu kritik eşik artık geride kaldı.
Çipin Hikayesi: İki Kıta Tek Çip

Tohoku Üniversitesi’nin Sendai’deki Nanoelektronik ve Spintronik Laboratuvarı ile ABD Ulusal Standartlar ve Teknoloji Enstitüsü (NIST) arasındaki iş birliği, ortak bir hedefle yola çıktı: stokastik manyetik tünel eklemleri (sMTJ) tabanlı p-bit’leri, mevcut CMOS teknolojisiyle aynı silikon üzerine entegre etmek.
Projenin üretim süreci iki kıtaya yayıldı. ABD’nin Minnesota eyaletinde faaliyet gösteren SkyWater Technology’nin fabrikalarında, 130 nanometre CMOS süreciyle transistörler ve alt bağlantı katmanları üretildi. Ardından bu çipler Japonya’ya gönderilerek Tohoku Üniversitesi’nin özel spintronik cihaz üretim tesislerinde işlemden geçirildi. Burada, nanometre ölçeğinde manyetik cihazlar ve üst elektrotlar, CMOS tabanın üzerine eklenerek monolitik bir yapı oluşturuldu.
Sonuçta ortaya çıkan çip, 5.2 mm × 3.6 mm boyutlarında ve üzerinde toplam 540 adet test devresi barındırıyor: 150 bağımsız sMTJ, 240 sMTJ+NMOS kombinasyonu ve 150 adet tam p-bit devresi.
Teknik Altyapı: Çipin İçinde Ne Var?
sMTJ: Rastgeleliğin Kaynağı

Çipin kalbindeki sMTJ, iki ferromanyetik katman arasına sıkıştırılmış bir tünel bariyerinden (MgO) oluşuyor. Üst katman sabit manyetizasyona sahipken, alt katmanın manyetik yönelimi serbestçe değişebiliyor. İki katman arasındaki açıya bağlı olarak cihazın direnci değişiyor; paralel durumda düşük, antiparalel durumda yüksek direnç gösteriyor. Klasik manyetik hafıza (MRAM) çiplerinden farklı olarak, sMTJ’deki enerji bariyeri kasıtlı olarak çok düşük tutuluyor. Bu sayede termal dalgalanmalar, cihazın durumunu nanosaniye ölçeğinde rastgele değiştiriyor.
Test edilen sMTJ’lerin düşük direnç değerleri 2.5 ila 8 kiloohm arasında değişirken, tünel manyetodirenç (TMR) oranları %50 ile %100 arasında ölçüldü. Cihazların rastgele telgraf gürültüsü ölçümlerinde, durum değişimlerinin milisaniye seviyesinde gerçekleştiği gözlendi.
Üç Katmanlı Devre Mimarisi
Tam p-bit devresi, basit bir sMTJ+transistör çiftinden ibaret değil. Araştırmacılar, kararlı ve kontrol edilebilir bir çıkış elde etmek için üç aşamalı bir tasarım kullandılar:
1. sMTJ + NMOS Serisi: sMTJ, NMOS transistörle seri bağlı. Transistörün kapı gerilimi, sMTJ’den akan akımı ayarlayarak cihazın yüksek veya düşük direnç durumunda ne kadar zaman geçirdiğini kontrol ediyor. NMOS kanal genişlikleri 1, 3, 9 ve 27 mikrometre olarak tasarlandı; bu da yüzlerce mikroamperden onlarca miliampere kadar geniş bir akım aralığı sağlıyor.
2. Cascode Katmanı: sMTJ’nin sürekli dalgalanan direnci, basit bir devrede source-drain akımını istenmeyen şekillerde etkileyebilir. Cascode aşaması, bu etkiyi izole ederek devrenin kararlılığını artırıyor.
3. VTC ve İnvertör: Değişken eşik kontrolcüsü (Variable Threshold Controller), iki pull-up ve iki pull-down transistörden oluşuyor. Bu yapı, eşik gerilimlerinin 0.7 volttan 1.1 volta kadar 100 mV adımlarla ayarlanabilmesini sağlıyor. VTC’nin çıkışı ise son invertör aşamasına bağlanıyor ve neticede 0 volt ile 1.8 volt arasında dijital gerilim dalgalanmaları elde ediliyor.
Çalışma Prensibi: Gerilimle Ayarlanabilen Rastgelelik

P-bit’in en kritik özelliği, çıkışının rastgele olmasına rağmen bu rastgeleliğin giriş gerilimiyle ayarlanabilir olması. Deneylerde, giriş öngerilimi (bias voltage, V_bias) değiştirilerek çıkışın zaman içindeki davranışı gözlendi:
- Düşük V_bias (0.63 V): Çıkış gerilimi büyük çoğunlukla yüksek durumda (1.8 V), yani mantıksal “1”.
- Orta V_bias (0.65 V): Çıkış hızla 0 ile 1 arasında dalgalanmaya başlıyor. İşte tam bu nokta, p-bit’in stokastik doğasının ortaya çıktığı bölge.
- Yüksek V_bias (0.72 V): Çıkış çoğunlukla düşük durumda (0.45 V), yani mantıksal “0”.
Zaman ortalaması alındığında, çıkış gerilimi V_bias’a karşı sigmoid bir eğri çiziyor. Bu davranış, yapay sinir ağlarındaki sigmoid aktivasyon fonksiyonlarına birebir karşılık geliyor ve p-bit’lerin sinir ağı tabanlı hesaplama için doğrudan kullanılabilir olduğunu gösteriyor.
Karşılaşılan Zorluk ve Çözüm
Entegrasyon sürecinde beklenmedik bir engel çıktı. sMTJ’nin referans ferromanyetik katmanından kaynaklanan kaçak manyetik alan (stray magnetic field), cihazın sıfır harici alanda dalgalanmalarını negatif akım bölgesine kaydırdı. CMOS devreleri ise doğası gereği sadece pozitif akım üretebiliyor. Bu durum, p-bit’in çalışma aralığını CMOS’un üretebileceği pozitif akımların dışına taşıyordu.
Araştırmacılar bu sorunu, cihazın uzun ekseni boyunca -5 mT (militesla) değerinde küçük bir harici manyetik alan uygulayarak çözdüler. Bu alan, kaçak alanın etkisini dengeleyerek sigmoid eğrisini pozitif akım rejimine kaydırdı. Ekip, bu harici alan gereksiniminin gelecekte referans katman malzeme yığınını optimize ederek tamamen ortadan kaldırılabileceğini belirtiyor.
Güç Tüketimi ve Ölçeklendirme Yol Haritası
130 nanometre teknoloji düğümünde (node) üretilen bu ilk entegre p-bit, kendi başına enerji tasarrufu konusunda çok iddialı değil. Ölçümler, tam devrenin 72 mikrowatt CMOS statik sızıntı ve 23 mikrowatt sMTJ tüketimiyle toplamda yaklaşık 95 mikrowatt güç çektiğini gösteriyor.
Belirtilen değerler anlık durumu değil, potansiyeli gösteriyor. Araştırmacılar, sMTJ gerilim salınımı arttıkça CMOS statik sızıntının azaldığını gözlemledi. 130 nm düğümde invertörü tam olarak tetiklemek için 300 mV‘luk bir salınım gerekiyorken, 22 nm düğüme ölçeklendirildiğinde bu gereksinim 150 mV‘a düşüyor. 7 nm CMOS teknolojisi için yapılan simülasyonlar ise alan ve enerji açısından çok daha büyük kazançlar vaat ediyor.
Yani bu çip, “hazır ürün” değil; “mümkün olduğunu kanıtlayan bir kilometre taşı”. Mevcut silikon fabrikalarının kapasitesiyle spintronik nanocihazların başarıyla entegre edilebileceğini gösteriyor. Bundan sonraki adım, daha küçük düğümlere geçiş ve sMTJ özelliklerinin CMOS ile birlikte optimize edilmesi.
P-Bit Ekosistemi ve Bu Çalışmanın Yeri
Olasılıksal hesaplama alanı son yıllarda hızla olgunlaşıyor. 2017’de p-bit’in teorik temelleri atıldı, 2019’da ilk sMTJ tabanlı p-bit ile tam sayı çarpanlarına ayırma gösterildi, 2022’de 5.000 p-bit içeren seyrek Ising makineleri geliştirildi. 2024’te ise CMOS ile stokastik nanomıknatısların birleştirildiği hibrit sistemler ortaya çıktı.
Bu yeni çalışma, bu zincirin kritik bir halkası. Daha önceki prototipler elle monte edilmiş, tel bağlantılı sistemlerdi. Şimdiyse p-bit, standart bir silikon çipin üzerinde, monolitik olarak, fabrikasyon sürecinin bir parçası olarak var. Bu, teknolojinin laboratuvardan fabrikaya taşınabilir olduğunun somut kanıtı.
Sonuç: 0 ile 1 Arasındaki Gri Alan Artık Silikon Üzerinde
Japonya-ABD iş birliğiyle geliştirilen bu çip, hesaplama dünyasında yeni bir sayfa açıyor. Kuantum bilgisayarlar henüz oda sıcaklığında çalışamıyorken, olasılıksal bilgisayarlar (p-computers) bunu başarabiliyor. Klasik bilgisayarlar deterministik hesaplamada şampiyonken, olasılıksal bilgisayarlar stokastik, olasılıksal problemlerde çok daha verimli olma potansiyeli taşıyor.
130 nanometre teknolojisiyle üretilen bu ilk entegre p-bit daha yolun başında ancak gösterdiği şey net: mevcut çip fabrikaları, spintronik p-bit’leri üretmeye hazır. Ölçeklendirme yol haritası çizilmiş, teknik zorlukların çözüm yolları belirlenmiş. Gelecekte CPU ve GPU’ların yanına yerleştirilecek p-bit hızlandırıcıları, yapay zeka işlemcilerinin enerji tüketimini düşürüp hızını artırabilir.
Hesaplamanın geleceği belki de tam olarak burada, 0 ve 1 arasındaki o sürekli dalgalanmada, o gri alanda gizli ve artık o dalgalanma, standart bir silikon çip üzerinde, gerçek zamanlı olarak gözlemlenebiliyor.
Kaynaklar
- https://ieeexplore.ieee.org/document/11535457
- https://www.tohoku.ac.jp/en/press/spintronics_pcomputer_ready_for_scale_up.html
- https://interestingengineering.com/ai-robotics/japan-us-silicon-spintronic-chip-smart-computers
- https://www.wpi-aimr.tohoku.ac.jp/en/achievements/press/2026/20260602_002209.html
- https://www.nature.com/articles/s41928-025-01439-6





